ex_1:verilog 基本语法,模块写法,常用verilog技巧;ex_2:verilog 基本语法,锁存器产生原因与避免产生锁存器的方法;Modelsim仿真技巧。ex_3:verilog 状态机描述风格,具有工程价值的状态机结构--源自华为内部;ex_4:移位寄存器的详细剖析以及移位寄存器的应用技巧;ex_5:Modelsim 自动化仿真平台搭建,FPGA高手必备;ex_6:调用Quartus II 的ipcore,使用matlab生成Rom初始化文件;ex_7
![]() ![]() ![]() ![]() ![]()
购买主题
本主题需向作者支付 10 积分 才能浏览
|
|
Archiver|手机版|小黑屋|联系站长|www.ziliao321.com
GMT+8, 2025-5-15 00:27 , Processed in 0.085938 second(s), 28 queries .
Powered by Discuz! X3.5
© 2001-2025 Discuz! Team.