找回密码
立即注册
搜索
发新帖

9

积分

0

好友

10

主题
发表于 2024-8-6 07:10:28 | 查看: 539| 回复: 0
ex_1:verilog 基本语法,模块写法,常用verilog技巧;ex_2:verilog 基本语法,锁存器产生原因与避免产生锁存器的方法;Modelsim仿真技巧。ex_3:verilog 状态机描述风格,具有工程价值的状态机结构--源自华为内部;ex_4:移位寄存器的详细剖析以及移位寄存器的应用技巧;ex_5:Modelsim 自动化仿真平台搭建,FPGA高手必备;ex_6:调用Quartus II 的ipcore,使用matlab生成Rom初始化文件;ex_7AC3283 寄存器初始化,SPI驱动写法以及技巧;ex_8:FPGA与CPU芯片进行并口通信,驱动技巧;ex_9:Xilinx ise开发工具生成FIFO ip仿真和时序讲解;ex_10:手把手讲解异步FIFO内部原理1;ex_11:手把手讲解异步FIFO内部原理2;ex_12:数字信号处理中浮点数的定点化;ex_13:无线通信中的DDS原理,一步一步讲解FPGA实现数字频率合成器;ex_14:无线通信中的CIC插值滤波器;ex_15:无线通信中的升采样过程中的频谱搬迁过程;ex_16:汉明纠错码原理以及一步一步分析实现纠错码;
1.png

3.png
2.png
4.png

购买主题 本主题需向作者支付 10 积分 才能浏览
您需要登录后才可以回帖 登录 | 立即注册

Archiver|手机版|小黑屋|联系站长|www.ziliao321.com

GMT+8, 2025-5-15 00:27 , Processed in 0.085938 second(s), 28 queries .

Powered by Discuz! X3.5

© 2001-2025 Discuz! Team.

快速回复 返回顶部 返回列表